无锡市图书馆书目检索系统

Online Public Access Catalogue

题名/责任者:

基于Quartus Prime的数字系统Verilog HDL设计实例详解/周润景, 李志, 张玉光编著

版本说明:

第3版

出版发行项:

北京:电子工业出版社,2018

ISBN及定价:

978-7-121-34898-3/CNY99.00

载体形态项:

460页:图;26cm

丛编项:

EDA应用技术

个人责任者:

周润景 编著

个人责任者:

李志 编著

个人责任者:

张玉光 编著

学科主题:

VHDL语言-程序设计

中图法分类号:

TP301.2

提要文摘附注:

本书以语法与实例结合的方式来讲解可编程逻辑器件的设计方法，软件开发平台为Altera公司的QuartusPrime16.1FPGA/CPLD设计软件。本书由浅入深地介绍了利用QuartusPrime进行数字系统开发的设计流程、设计思想和设计技巧。书中的例子非常丰富，既有简单的数字逻辑电路实例，也有复杂的数字系统设计实例。

使用对象附注:

从事数字系统设计的工程技术人员，高校相关专业的EDA技术开发、课程设计、毕业设计和电子设计竞赛参考。

豆瓣简介：