无锡市图书馆书目检索系统

Online Public Access Catalogue

题名/责任者:

逻辑势:高速CMOS电路设计/(美) Ivan Sutherland, (美) Bob Sproull, (美) David Harris著 何安平, 高新岩译

出版发行项:

北京:科学出版社,2021.7

ISBN及定价:

978-7-03-067903-1 精装/CNY106.00

载体形态项:

xviii, 235页:图;25cm

统一题名:

Logical effort designing fast CMOS circuits

其它题名:

高速CMOS电路设计

个人责任者:

萨瑟兰 (Sutherland, Ivan) 著

个人责任者:

斯普劳尔 (Sproull, Bob) 著

个人责任者:

哈里斯 (Harris, David) 著

个人次要责任者:

何安平 译

个人次要责任者:

高新岩 译

学科主题:

CMOS电路-电路设计

中图法分类号:

TN432.02

出版发行附注:

与爱思唯尔（新加坡）私人有限公司协议约定出版，本书简体中文版由Elsevier (Singapore) Pte Ltd.授权

相关题名附注:

英文原文题名取自于封面

责任者附注:

责任者Sutherland规范汉译姓：萨瑟兰 ; 责任者Sproull规范汉译姓：斯普劳尔 ; 责任者Harris规范汉译姓：哈里斯

书目附注:

有书目 (第225页) 和索引

提要文摘附注:

本书对于我们快速分析和优化大规模电路提供了一种有效的设计思路。通过逻辑势技术的引入，无论是新手设计师还是有经验的设计师，都能获得设计高速电路的一般规律。逻辑势是一个多学科的交叉领域，需要读者具有较高的数学基础和电路基础，对于大多数高速电路设计者来说，这显然是应该具备的能力。和传统的RC分析方法相比，逻辑势方法提供了一种优化电路时值得考虑的全新的思考角度，事实上即使和最有经验的设计者设计出来的电路相比，用逻辑势方法设计的电路也丝毫不落下风。正因为逻辑势方法的简单性，以及成功地完成了电路结构设计到仿真分析的衔接，这也为我们使用这种方法增加了更多的合理性和价值。

使用对象附注:

高速CMOS电路设计人员。

豆瓣简介：