机读格式显示(MARC)

• 000 01529nam 2200313 450

• 001 0000672255

• 005 20151227143700.0

• 010 __ |a 978-7-111-50154-1 |d CNY85.00

• 100 __ |a 20150701d2015 em y0chiy0120 ea

• 101 1_ |a chi |c eng

• 102 __ |a CN |b 110000

• 105 __ |a a a 000yy

• 106 __ |a r

• 200 1_ |a 数字系统测试和可测试性设计 |A Shu Zi Xi Tong Ce Shi He Ke Ce Shi Xing She Ji |f (美) 塞纳拉伯丁·纳瓦比著 |d = Digital system test and testable design using HDL models and architectures |f Zainalabedin Navabi |g 贺海文译 |z eng

• 210 __ |a 北京 |c 机械工业出版社 |d 2015

• 215 __ |a xv, 368页 |c 图 |d 24cm

• 225 2_ |a 电子与嵌入式系统设计译丛 |A Dian Zi Yu Qian Ru Shi Xi Tong She Ji Yi Cong

• 320 __ |a 有书目 (第362-368页)

• 330 __ |a 这本书论述了数字系统测试和可测性设计，它通过数字电路设计实例和方法阐明了测试和可测试性的概念。本书还采用Verilog模型和Verilog测试平台实现并解释故障仿真和测试生成算法。本书的最大特点是广泛地使用Verilog和VerilogPLI编写测试应用，这把本书与其他讨论测试和可测试性的书籍区分开来。

• 333 __ |a 高校计算机、微电子、电子工程等相关专业高年级学生和研究生，相关科研技术人员。

• 410 _0 |1 2001 |a 电子与嵌入式系统设计译丛

• 500 10 |a Digital system test and testable design using HDL models and architectures |m Chinese

• 606 0_ |a 数字系统 |A Shu Zi Xi Tong |x 系统测试

• 690 __ |a TP271 |v 5

• 701 _1 |a 纳瓦比 |A Na Wa Bi |g (Navabi, Zainalabedin) |4 著

• 702 _0 |a 贺海文 |A He Hai Wen |4 译

• 801 _0 |a CN |b 江苏新华 |c 20150511

• 801 _2 |a CN |b Wuxilib |c 20151227

• 905 __ |a Wuxilib |d TP271/41