机读格式显示(MARC)

• 000 01555nam0 2200313 450

• 001 0000600978

• 005 20150205094400.0

• 010 __ |a 978-7-302-36683-6 |d CNY69.00

• 100 __ |a 20141127d2014 em y0chiy0110 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a y z 000yy

• 106 __ |a r

• 200 1_ |a Xilinx新一代FPGA设计套件Vivado应用指南 |9 Xilinx xin yi dai FPGA she ji tao jian Vivado ying yong zhi nan |b 专著 |d The application guide on Xilinx Vivado design suite |f 孟宪元，陈彰林，陆佳华编著 |z eng

• 210 __ |a 北京 |c 清华大学出版社 |d 2014

• 215 __ |a 13,331页 |d 26cm

• 225 2_ |a EDA工程技术丛书 |9 Eda Gong Cheng Ji Shu Cong Shu

• 330 __ |a 本书系统论述了新一代FPGA设计套件Vivado的性能、使用方法以及FPGA的开发方法。内容包括Vivado设计套件的特性，全面可编程FPGA器件的架构，使用Vivado套件创建复杂数字系统设计项目，仿真系统功能，RTL分析产生网表文件，性能要求的时序约束及综合，布局布线及静态时序分析和生成位流文件等全部设计过程，基于项目和非项目批作业两种用Tcl指令的设计模式，同步设计技术、HDL编码技术、时序收敛和HLS优化DSP算法等关键技术，并以实例介绍了嵌入式系统的设计方法等。

• 410 _0 |1 2001 |a EDA工程技术丛书

• 510 1_ |a Application guide on Xilinx Vivado design suite |z eng

• 606 0_ |a 可编程序逻辑阵列 |9 Ke Bian Cheng Xu Luo Ji Zhen Lie |x 系统设计 |j 指南

• 690 __ |a TP332.1-62 |v 5

• 690 __ |a TP332.1 |v 5

• 701 _0 |a 孟宪元 |9 meng xian yuan |4 编著

• 701 _0 |a 陈彰林 |9 chen zhang lin |4 编著

• 701 _0 |a 陆佳华 |9 lu jia hua |4 编著

• 801 _0 |a CN |b CQL |c 20141127

• 801 _2 |a CN |b Wuxilib |c 20150205

• 905 __ |a Wuxilib |d TP332.1/51