机读格式显示(MARC)

• 000 01989nam0 2200373 450

• 001 0001048463

• 005 20220517110600.0

• 010 __ |a 978-7-03-067903-1 |b 精装 |d CNY106.00

• 100 __ |a 20210916d2021 em y0chiy50 ea

• 101 1_ |a chi |c eng

• 102 __ |a CN |b 110000

• 105 __ |a a a 001yy

• 106 __ |a r

• 200 1_ |a 逻辑势 |A luo ji shi |e 高速CMOS电路设计 |f (美) Ivan Sutherland, (美) Bob Sproull, (美) David Harris著 |g 何安平, 高新岩译

• 210 __ |a 北京 |c 科学出版社 |d 2021.7

• 215 __ |a xviii, 235页 |c 图 |d 25cm

• 306 __ |a 与爱思唯尔（新加坡）私人有限公司协议约定出版，本书简体中文版由Elsevier (Singapore) Pte Ltd.授权

• 312 __ |a 英文原文题名取自于封面

• 314 __ |a 责任者Sutherland规范汉译姓：萨瑟兰 ; 责任者Sproull规范汉译姓：斯普劳尔 ; 责任者Harris规范汉译姓：哈里斯

• 320 __ |a 有书目 (第225页) 和索引

• 330 __ |a 本书对于我们快速分析和优化大规模电路提供了一种有效的设计思路。通过逻辑势技术的引入，无论是新手设计师还是有经验的设计师，都能获得设计高速电路的一般规律。逻辑势是一个多学科的交叉领域，需要读者具有较高的数学基础和电路基础，对于大多数高速电路设计者来说，这显然是应该具备的能力。和传统的RC分析方法相比，逻辑势方法提供了一种优化电路时值得考虑的全新的思考角度，事实上即使和最有经验的设计者设计出来的电路相比，用逻辑势方法设计的电路也丝毫不落下风。正因为逻辑势方法的简单性，以及成功地完成了电路结构设计到仿真分析的衔接，这也为我们使用这种方法增加了更多的合理性和价值。

• 333 __ |a 高速CMOS电路设计人员。

• 500 10 |a Logical effort designing fast CMOS circuits |m Chinese

• 517 1_ |a 高速CMOS电路设计 |A gao suCMOSdian lu she ji

• 606 0_ |a CMOS电路 |A CMOSdian lu |x 电路设计

• 690 __ |a TN432.02 |v 5

• 701 _1 |a 萨瑟兰 |A sa se lan |g (Sutherland, Ivan) |4 著

• 701 _1 |a 斯普劳尔 |A si pu lao er |g (Sproull, Bob) |4 著

• 701 _1 |a 哈里斯 |A ha li si |g (Harris, David) |4 著

• 702 _0 |a 何安平 |A he an ping |4 译

• 702 _0 |a 高新岩 |A gao xin yan |4 译

• 801 _0 |a CN |b 江苏新华 |c 20210113

• 801 _2 |a CN |b Wuxilib |c 20220512

• 905 __ |a Wuxilib |d TN432.02/26