机读格式显示(MARC)

• 000 01728nam 2200325 450

• 001 0000901218

• 005 20190506140200.0

• 010 __ |a 978-7-302-49913-8 |d CNY79.00

• 100 __ |a 20190315d2019 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a ak a 000yy

• 106 __ |a r

• 200 1_ |a FPGA现代数字系统设计 |A FPGAxian dai shu zi xi tong she ji |e 基于Xilinx可编程逻辑器件与Vivado平台 |d = FPGA modern digital system design |e based on Xilinx programmable logic device and vivado platform |f 孟宪元, 钱伟康编著 |z eng

• 210 __ |a 北京 |c 清华大学出版社 |d 2019

• 215 __ |a 503页 |c 图 |d 26cm

• 225 2_ |a 清华开发者书库 |A qing hua kai fa zhe shu ku

• 320 __ |a 有书目

• 330 __ |a 本书系统介绍了Xilinx FPGA及Vivado设计套件的特性和7系列全面可编程FPGA器件的架构，如何由Vivado套件创建复杂数字系统设计项目，仿真系统功能，RTL分析产生网表文件，性能要求的时序约束及综合，布局布线及静态时序分析和生成位流文件等全部设计过程，基于项目和非项目批作业两种用Tcl指令的设计模式，同步设计技术、HDL编码技术、时序收敛和HLS优化DSP算法等关键技术。

• 333 __ |a 可作为高等院校电子、通信、自动化、计算机等专业本科教学参考书，也可作为信息类专业研究生和数字系统设计人员的参考书。

• 410 _0 |1 2001 |a 清华开发者书库

• 510 1_ |a FPGA modern digital system design |e based on Xilinx programmable logic device and vivado platform |z eng

• 517 1_ |a 基于Xilinx可编程逻辑器件与Vivado平台 |A ji yuXilinxke bian cheng luo ji qi jian yuVivadoping tai

• 606 0_ |a 可编程序逻辑器件 |A ke bian cheng xu luo ji qi jian |x 系统设计

• 690 __ |a TP332.1 |v 5

• 701 _0 |a 孟宪元 |A meng xian yuan |4 编著

• 701 _0 |a 钱伟康 |A qian wei kang |4 编著

• 801 _0 |a CN |b 江苏新华 |c 20190315

• 801 _2 |a CN |b Wuxilib |c 20190506

• 905 __ |a Wuxilib |d TP332.1/75